Inicio - Últimas Noticias - CURSO DE INTRODUCCIÓN A VERILOG- 11/10 Y 12/10 EN LA UTN
CURSO DE INTRODUCCIÓN A VERILOG- 11/10 Y 12/10 EN LA UTN PDF Imprimir
Jueves, 03 de Octubre de 2019 19:25
aintroduccion_a_verilog_MODIF_OCT_2PREINSCRIPCIONES 

https://bit.ly/2mtRSN9


Disertante:
Dr. Ingeniero POLA, Ariel Luis

Destinatarios:
Estudiantes de Ingeniería Electrónica

Objetivo:
Introducción al alumno a los conceptos básicos del lenguaje de descripción de hardware (HDL) Verilog

Temas a Desarrollar:
- Introducción
- Historia
- Flujo de Diseño
- Síntesis Lógica
- Modulos
- Partición del diseño
- Diseño jerárquico
- Valores lógicos y tipos de datos
- Los cuatro niveles de abstracción (switch, gate, dataflow y behavioral)
- Tareas y Funciones
- Aritmética Signada
- Verificación del diseño en Hardware (TestBench)
Última actualización el Martes, 15 de Octubre de 2019 19:55
 

Universidad Tecnológica Nacional
Facultad Regional Mendoza
Rodriguez 273, Ciudad Mendoza
CP (M5502AJE)
República Argentina
Conmutador (261)-5244500
Fax (261)-5244531
Cursos de Extensión (261)-5244511
Centro de Capacitación (261)-5244511
(261)-5244503
Invest. y Posgrados (261)-5244534
Alumnos (261)-5244544
Anexo Rivadavia (263)-4445361
Telefonos Más Internos