Laboratorio de Computación Reconfigurable

Projects

  • Sistema de navegación integrado de bajo costo para multicópteros con bajo consumo de energía

    Research Area: FPGA INS

    Project leaders

    Gonzalez, Rodrigo

    Funding

    ,

    USD 4.000,-

     

    En los últimos años, las aeronaves robóticas no tripuladas (UAVs, unmanned aerial vehicles) han recibido mucha atención por parte de la comunidad académica, debido a las gran diversidad de aplicaciones que poseen estos sistemas, como a los desafíos técnicos que presentan. Entre los posibles usos de esos se pueden citar: recolección de datos en campo sobre variables agronómicas, relevamiento de imágenes de catastro, tomas aéreas de bajo costo para la industria cinematográfica, entre otras. En el núcleo de estos sistemas robóticos se encuentran los sistemas de guiado, navegación y control, también conocidos comunmente como autopiloto. El sistema de guiado es el que posee la trayectoria que debe realizar el robot. El sistema de navegación indica la posición y actitud actual del vehículo robótico. Finalmente, se genera una señal de error entre ambos que alimenta al sistema de control. A partir de esta señal, se modifica la salida de los actuadores para llevar el robot a la posición deseada. En general, los sistemas de navegación propuestos en el ambiente académico hacen incapié en la precisión y desempeño, dejando de lado la optimización en el consumo de energía, variable que es clave en sistemas robóticos alimentados con baterías. Este proyecto propone la implementación de un sistema de navegación integrado orientado a ser usado en aeronaves robóticas no tripuladas del tipo multicóptero, con un bajo consumo de energía. El sistema de navegación estará compuesto por los siguientes sensores: GPS, acelerómetros, giróscopos y magnetómetros. Se utilizará un filtro de Kalman extendido para la fusión y corrección de la información provista por los sensores.

  • Diseño e Implementación de un Controlador de Robot Manipulador sobre FPGA

    Research Area: Uncategorized

    Project leaders

    Salvadeo, Pablo
  • Diseño e Implementación en Hardware de Redes Neuronales Artificiales

    Research Area: Uncategorized

    Project leaders

  • FPGA-based system-on-chip for encrypting Ethernet frames with 3DES

    Research Area: FPGA communications

    Project leaders

    Gonzalez, Rodrigo

    Funding

    ,

    USD 2.000,-

     

    Sistema en un chip sobre plataforma FPGA para la comunicación encriptada de tramas Ethernet

     

    El objetivo del proyecto es el implementar tramas encriptadas en una red LAN Ethernet. Para ello se creó un Sistema en un chip (SoC) basado en FPGA con un soft-procesador Microblaze. La latencia introducida en la comunicación de tramas Ethernet debido a la encriptación de sus datos es de 54 milisegundos para una carga útil máxima de 1500 bytes de datos (típico tamaño máximo del payload de Ethernet). Considerando que la latencia típica en red LAN está entre 1 a 10 milisegundos, se considera que la latencia adicional debida a la encriptación de los datos no afecta notablemente el desempeño de la red.

     

    Proyecto financiado por la UTN-FRM, código PICT Pro CONVPICTPROM18.

     

     

  • Diseño, implementación y análisis de sistemas de control sobre FPGA empleando diferentes representaciones numéricas

    Research Area: FPGA control

    Project leaders

Results 1 - 13 of 13